澜起科技：从内存接口龙头到 AI 高速互连平台？

0216

澜起科技：从内存接口龙头到 AI 高速互连平台？

高速互连 / CXL 产业链 2026–2030 深度产业与投资研究

0. 阅读须知：证据分级与本报告的自我约束

版本：v1.1（2026-08-17）。 相对 v1.0 的实质性修正：第十三章模型 5（CXL Memory Controller TAM）原采用 60 美元 ASP 且仅计入 AI 服务器，导致口径错误；本版改为 150 美元 ASP 并拆分 AI／通用服务器两层，2030E Base 从 14.4 亿美元下修至 5.2 亿美元。该修正沿链条传导至第十四章收入模型（2030E 收入 168.4→159.0 亿元、归母 74.5→70.7 亿元）、第十五章 SOTP（1,818→1,758 亿元）与第十六章三情景（Bear/Base/Bull 隐含市值 652／2,122／4,502 亿元，概率加权 2,350 亿元）。保留这条修正记录本身也是方法论的一部分：本报告要求所有数字可复算，因此也必须承认并公开自己的复算错误。

本报告对每一条关键结论标注证据等级，读者可据此判断可信度：

标签含义使用规则
【A】公司公告 / 交易所文件 / 标准组织或原厂官方发布可作为事实引用
【B】两个及以上独立来源交叉验证可作为事实引用，但注明来源分歧
【C】单一来源、行业推测、券商测算、媒体报道不得作为事实，必须写明”据…称”
【D】本报告的建模假设必须写出公式与假设，读者可自行替换

本报告在写作中强制遵守的四条纪律：

  1. 发布 ≠ 商用，送样 ≠ 量产，流片 ≠ 出货，客户测试 ≠ 客户采购，TAM ≠ 收入。 本报告对澜起及所有同业的每一个产品，都明确标注其所处阶段（研发 / 流片 / 送样 / 客户验证 / 小批量试产 / 规模量产），凡未见公司公开确认”批量出货/规模量产”的，一律不计入收入模型的确定性部分。
  2. 不复用券商市场规模。 所有 TAM 均自下而上重算（出货量 × 渗透率 × 单机用量 × ASP），公式全部写出。
  3. 主动寻找反证。 每一章末尾设”本章的反面证据”。
  4. 所有结论给出置信度（高/中/低）。

关键提示： 本报告部分数据（尤其是股价、市值、机构一致预期）具有时效性，截至 2026 年 8 月中旬。财务模型中 2026 年及以后的数字全部为【D】级建模结果，不是预测承诺。本报告不构成投资建议。

执行摘要

一句话结论

澜起科技是全球内存接口芯片双寡头之一，这个基本盘在 DDR5 中后期（2026–2028）仍有确定性增长；但市场当前给予的估值（2026E PE 约 67×、2025A PE 约 111×）所隐含的，是”澜起将成为中国的 Astera Labs”这一尚未被商业化数据证实的第二增长曲线叙事。产业层面 CXL 的方向是对的，但商业化节奏比市场共识慢 1–2 年；澜起的确定性收益来自 MRCD/MDB 与 CKD（内存接口的延伸），而不是 CXL 内存池化。

对 8 个核心问题的回答

Q1：CXL 到底是不是真需求，还是被过度炒作？
是真需求，但分层。CXL 的三层价值中，只有第一层已被证实：

  • 第一层 内存扩容（Type 3，CXL 1.1/2.0） —— 真需求，已有产品量产，但规模远小于市场预期。原因：DDR5 大容量 RDIMM（128GB/256GB）价格下降削弱了 CXL 扩容的经济性，且 CXL 增加约 170–250ns 延迟（微软 Pond 论文假设 CXL 使内存访问延迟增加 222%）。【B】
  • 第二层 机架级内存池化（CXL 2.0/3.0 + Switch） —— 经济性尚未被证明。微软 ASPLOS’23 Pond 论文是目前最权威的第一手量化研究：在 16 socket 池化配置下，仅能减少 7% 的 DRAM 需求，折合整体云服务器成本下降约 3.5%。这与”20%–40% 内存闲置可被回收”的流行说法差距巨大。【A】（论文原文）
  • 第三层 跨主机一致性共享（CXL 3.x） —— 2026 年不存在商用。原生支持 CXL 3.x 的 x86 CPU 要到 AMD Venice（2026）/ Intel Diamond Rapids（2027）才进入市场，之后还需 1–2 年生态成熟。【B】

关于”20%–40% 内存闲置”这一流行论据的证伪： 该数字被大量券商报告引用，但追溯原始出处后发现，微软 Azure 的真实披露是”25%–35% 的已装机内存处于 stranded 状态“（即因 CPU 核已分配完但内存未用完而无法出租），且另有约 50% 的虚拟机使用不足其租用内存的 50%。而”25%”这一数字在部分二手转述中被误用——Pond 论文中的 25% 实际指的是模型预测准确度相关口径。结论：内存闲置是真实存在的（25–35%），但”闲置率高 → CXL 池化必然大规模落地”是一个逻辑跳跃，因为 Pond 的实测收益只有 7% DRAM 节省。【A/B】置信度：高

Q2：CXL 商业化真实进度到哪一步？
2026 年处于 “CXL 2.0 内存扩容的早期商用 + CXL 3.x 的送样/试产” 阶段。标志性事实：

  • 三星 CMM-D 从 CXL 3.1 转向 3.2，量产目标推迟到 2026 年底；【B】
  • SK 海力士第二代 CMM-DDR5（CXL 3.2）处于送样阶段，无公开量产时间表；【B】
  • Astera Labs 的 Leo CXL 控制器在 Azure M 系列上是 private preview（私有预览），不是 GA，且 Astera 不单独披露 Leo 收入；【A/B】
  • 澜起 CXL 3.2 MXC 于 2026-07-31 公告为试产（trial production），非量产。【A】
  • 反向信号（利好控制器厂商）： 有报道称三星、SK 海力士、美光均已停止自研 CXL 控制器，转向外购。【C】——若属实，对澜起/Astera/Marvell 是结构性利好，但该消息未见三家原厂官方确认，本报告按【C】处理，不计入 Base 情形。
    置信度：中高

Q3：澜起的内存接口基本盘还能增长多久？
至少到 2028–2029。驱动力有三段：(1) DDR5 渗透率仍在提升；(2) DDR5 子代迭代（RCD01→RCD06）带来 ASP 上移，第三/第四子代出货占比 2026H1 继续提升【A】；(3) MRCD/MDB（MRDIMM 用）与 CKD（客户端 CUDIMM 用）是新增料号，不是替代。DDR6 是主要不确定性——若 DDR6 架构变化导致 RCD/DB 合并或功能内嵌，将改变料号数量。置信度：高

Q4：第二增长曲线（Retimer/MRCD/MDB/MXC/Switch）真实落地情况？
必须严格分层，这是本报告最重要的判断：

产品真实阶段（截至 2026-08）是否已贡献可观收入证据级
MRCD/MDB量产出货，2026H1 收入显著攀升是【A】
CKD量产出货，2026H1 收入显著攀升是（规模较小）【A】
PCIe 5.0 Retimer量产出货是【A】
CXL 2.0 MXC量产（2023-01 起）收入规模小，未单独披露【A】
PCIe 6.x / CXL 3.x Retimer产业导入期（董事长杨崇和口径），因 PCIe 6.0 服务器 CPU 未上量否【A】
CXL 3.1 MXC (M88MX6852)送样（2025-09）否【A】
CXL 3.2 MXC试产（2026-07-31）否【A】
PCIe Switch计划 2026 年工程样片流片否【A】
PCIe 7.0 Retimer计划 2026 年工程样片流片否【A】
CXL Switch未见公开产品路线图确认否—

因此：”澜起的第二增长曲线”在 2026 年真实成立的部分是 MRCD/MDB + CKD + PCIe 5.0 Retimer——这三者本质上仍是”内存接口/信号调理”逻辑的延伸，而不是 CXL 池化叙事。 置信度：高

Q5：澜起 vs Astera Labs，差距在哪？
差距在扩大，而非缩小。Astera Labs 2026Q2 营收 3.924 亿美元（+104% YoY），Q3 指引 5.40–5.60 亿美元，其 Scorpio X 系列 320-lane fabric switch 已进入量产爬坡，管理层预计 Q3 成为其最大产品线。【A】而澜起的 Switch 在 2026 年还只是工程样片流片计划。Astera 已经赢下了”AI 机架内互连交换”这一仗的第一阶段，澜起在这个具体战场上落后约 2–3 年。 澜起的优势在另一个战场：内存接口（Astera 没有 RCD/DB/MRCD/MDB 业务）。两家公司不是同一条曲线，”中国的 Astera Labs”这个类比在产品结构上并不成立。 置信度：高

Q6：2030 年澜起的合理收入与利润规模？（【D】建模，公式见第十四章）

情形2030E 营收2030E 归母净利隐含 2030 PE隐含市值相对当前
Bull222 亿元107.2 亿元42×4,502 亿元+81%（年化约 +14.5%）
Base159 亿元70.7 亿元30×2,122 亿元−14%（年化约 −3.5%）
Bear81 亿元29.6 亿元22×652 亿元−74%（年化约 −26%）

Base 情形下，当前股价不仅完全反映、甚至已略微透支了未来 4.4 年的增长（隐含年化 −3.5%）。概率加权期望市值约 2,350 亿元，略低于当前的约 2,481 亿元。 这是本报告最核心的估值判断。置信度：中

Q7：最大的风险是什么？
不是技术风险，是三个非技术风险的叠加：

  1. 反垄断/刑事调查：2026-07-15 韩国首尔中央地方检察厅（刑事，非公平交易委员会行政程序）突击搜查澜起、瑞萨、Rambus，指控向三星/SK 海力士销售内存接口芯片时价格串通；美国司法部平行调查于 2026 年 1 月启动。澜起 FY2025 韩国地区收入约 29.3 亿元人民币（约 4.33 亿美元），超过集团营收一半。【B】此事件已致 A 股连续下跌 −16.44%、−13.04%，H 股 −22.95%、−8.47%。
  2. 客户集中度：内存接口芯片的最终客户高度集中于三星、SK 海力士、美光三家。
  3. 估值风险：见 Q6。
    置信度：高

Q8：一句话完成题——”当前最值得验证的不是澜起能不能做 CXL，而是 __。”

“而是在 NVLink / UALink / 私有 Scale-up 协议吞噬机架内互连、且 CXL 池化的经济性尚未被任何超大规模云厂商用生产数据证实的前提下，澜起赖以获得高估值的’高速互连平台’叙事，究竟能否在内存接口之外找到第二个同样具备双寡头结构、同样具备 60%+ 毛利率、且客户愿意付费的料号——以及韩国刑事调查会不会先把这个故事的时间窗口关掉。”

星级评分

维度评分理由
产业判断（CXL 方向正确性）★★★★☆方向正确，但商业化节奏被系统性高估
澜起基本盘（内存接口）★★★★★全球双寡头，DDR5 子代迭代+新增料号，确定性最高
第二增长曲线（真实落地）★★★☆☆MRCD/MDB/CKD/PCIe5 Retimer 已落地；CXL/Switch 尚未
技术壁垒★★★★☆内存接口壁垒极高（JEDEC+原厂认证）；Retimer/Switch 壁垒中等且对手更强
商业化确定性★★★☆☆已量产部分确定性高，叙事部分确定性低
竞争风险★★★☆☆内存接口低风险；互连领域面对 Astera/Broadcom/Marvell 处于劣势
估值吸引力★★☆☆☆Base 情形隐含年化 −3.5%；PEG 2.6×；DCF 中枢仅为当前市值的 38%–48%

第一章 AI 为什么需要 CXL？——从算力墙到内存墙

1.1 内存墙的量化

“内存墙”不是比喻，是可以量化的剪刀差。核心事实：算力（FLOPS）的增速远快于内存带宽与内存容量的增速。

GPU 代际的算力/显存/带宽对比【B】

代际年份HBM 容量HBM 带宽相对 V100 算力倍数（FP16/BF16 稠密）
V100 (SXM2)201716/32 GB HBM20.9 TB/s1× (125 TFLOPS)
A100 (SXM4)202040/80 GB HBM2e1.55–2.0 TB/s~2.5× (312 TFLOPS)
H100 (SXM5)202280 GB HBM33.35 TB/s~8× (~990 TFLOPS)
H2002024141 GB HBM3e4.8 TB/s~8×
B2002025192 GB HBM3e8 TB/s~18×（FP16 口径）
GB300 / B3002025–26288 GB HBM3e~8 TB/s—
Rubin (VR200)2026–27HBM4官方称大幅提升—

关键比值（本报告计算，【D】）：

  • 算力：V100 → B200 提升约 18 倍（稠密 FP16 口径）
  • 显存容量：16GB → 192GB，提升 12 倍
  • 显存带宽：0.9 → 8.0 TB/s，提升 8.9 倍

即：每 TFLOPS 所配的带宽与容量在持续下降。 这就是内存墙的定义式表达——不是内存变慢了，而是算力跑得更快，导致”每单位算力可支配的内存资源”在萎缩。

1.2 为什么这个问题在推理时代比训练时代更尖锐：KV Cache

训练阶段的内存瓶颈主要是参数+激活+优化器状态，可通过并行策略切分。推理阶段则出现了一个随并发数与上下文长度线性增长、且无法被压缩到 0 的新占用项：KV Cache。

KV Cache 显存占用公式（本报告计算口径，【D】）：

KV_bytes = 2 × L × H_kv × D_head × S × B × P
其中：
  2      = Key 和 Value 两份
  L      = 层数
  H_kv   = KV 头数（GQA 下远小于注意力头数）
  D_head = 每头维度
  S      = 序列长度（context + generated）
  B      = 并发 batch（并发请求数）
  P      = 每元素字节数（FP16=2，FP8=1）

代入具体模型计算（【D】，参数取自各模型公开配置）：

模型LH_kvD_head单 token KV (FP16)128K 上下文单请求64 并发 × 128K
Llama-3-70B (GQA, H_kv=8)8081282×80×8×128×2 = 327.7 KB40.0 GB2,560 GB
Llama-3-8B (GQA, H_kv=8)328128131.1 KB16.0 GB1,024 GB
DeepSeek-V3 (MLA，压缩后)61——约 70 KB（MLA 压缩，【C】）约 8.6 GB约 550 GB

这个计算的意义： 一台 8×H100（640GB HBM）的服务器，在跑 Llama-3-70B、128K 上下文时，模型权重占 140GB（FP16），剩余约 500GB HBM 最多支撑 12 个 128K 并发请求。这就是”推理服务器 HBM 不够用”的真实来源。

因此产生了 KV Cache 分层卸载（KV Cache Offloading）的需求——这是 CXL 内存最被寄予厚望的应用场景。

1.3 但是：KV Cache 卸载的主流方案不是 CXL —— 本章最重要的反面证据

这是本报告必须强调的一条证伪信息。 当前工业界主流的 KV Cache 分层方案，其层级是：

Tier 1: GPU HBM        （最快，最贵，容量最小）
Tier 2: CPU 侧 DDR5 主机内存（通过 PCIe/NVLink-C2C 访问）
Tier 3: 本地 NVMe SSD
Tier 4: 远端对象存储 / 分布式 KV 存储

NVIDIA 在其 Dynamo / KVBM 体系中定义的 G1–G4 层级即为此结构。vLLM、LMCache、Mooncake、llm-d、AIBrix 等主流开源推理栈的 KV offload 目标同样是 CPU DRAM 与 NVMe。【B】

CXL 内存在这个层级中没有独立位置。 目前将 CXL 显式作为 KV Cache 层的工作（如 HyMCache，arXiv 2607.18141）仍处于学术论文阶段，未见任何超大规模云厂商的生产部署披露。【B】

产业含义： “AI 推理 → KV Cache 爆炸 → 需要更多内存 → CXL 内存大规模放量”这条推理链，在第三步和第四步之间是断裂的。更多内存的需求在 2026 年主要由更大容量的 DDR5 RDIMM/MRDIMM 承接，而不是 CXL 模组。

这对澜起是好消息还是坏消息？——是好消息。 因为澜起的确定性收入来自 RDIMM/MRDIMM 的接口芯片（RCD/DB/MRCD/MDB），而不是 CXL 控制器。AI 推理拉动的是主机 DDR5 容量，这直接利好澜起的基本盘。 市场把这个逻辑错误地包装成”CXL 逻辑”，实际上是”DDR5 容量逻辑”。

1.4 本章的反面证据

  1. HBM 容量增速其实并不慢。 GB300 单卡 288GB，Rubin 上 HBM4。若 HBM 容量继续以每代 +50% 增长，KV Cache 对外部内存的溢出压力会被部分缓解。
  2. 算法侧在快速压缩 KV Cache。 MLA（DeepSeek）、GQA、量化（FP8/INT4 KV）、PagedAttention、Prefix Caching 都在降低单请求 KV 占用。DeepSeek-V3 的 MLA 相比同规模 MHA 模型可将 KV 压缩一个数量级以上。算法进步是 CXL 内存需求的直接对手。
  3. Prefill/Decode 分离的架构演进，使得 KV Cache 可以在专门的 decode 节点上以更高效率复用，进一步降低总内存需求。

置信度：本章结论（内存墙真实、但 CXL 不是当前主流解法）——高

第二章 CXL 技术路线图：1.1 → 3.2+ 的真实成熟度

2.1 版本能力与商业成熟度矩阵

版本发布年核心新增能力商业价值（谁付钱、为什么付）当前成熟度（2026-08）预计规模化时间证据级
CXL 1.0/1.12019/2019CXL.io/.cache/.mem 三协议；点对点直连；Type 1/2/3 设备单机内存扩容：一台服务器插几张 CXL 内存卡，突破 DIMM 槽位限制已商用，但出货量小已发生（2023–2025），规模低于预期【A】
CXL 2.02020单层 Switch、内存池化（独占式分配）、MLD 多逻辑设备、热插拔、链路加密机架内内存池：把闲置内存动态分配给需要的主机产品可得，生产部署极少。Azure M 系列 + Astera Leo 为 private preview 而非 GA2026–2028，取决于经济性验证【A/B】
CXL 3.02022PCIe 6.0 物理层（64 GT/s, PAM4）、多层 Switch/Fabric、点对点直通、跨主机一致性内存共享机架/Pod 级解耦：真正的 disaggregated memory无量产 CPU 支持。需 AMD Venice（2026）/ Intel Diamond Rapids（2027）2028+【B】
CXL 3.12023Fabric Manager API、TSP 可信安全协议、内存扩展改进云厂商多租户安全隔离的前置条件控制器芯片有送样（澜起 M88MX6852、三星、SK 海力士），无量产2028+【A】
CXL 3.22024CXL.mem 增强、内存设备监控/遥测（CHMU）、优化 TSP运维可观测性——大规模部署的必要条件试产阶段（澜起 2026-07 试产；三星目标 2026 年底量产）2028–2029【A/B】

2.2 三层价值的独立判断

第一层：内存扩容（Type 3 设备） —— 技术上完全可行，商业上处于”可用但不划算”的区间。

  • 支持：突破 DIMM 槽位物理限制；可用较便宜的 DDR4 复用；带宽叠加（CXL 通道带宽与 DDR 通道带宽可并行使用）。
  • 反对：每 GB 成本并不比直接买大容量 RDIMM 便宜；延迟惩罚显著；软件需 NUMA 感知或内存分层（memory tiering）支持。
  • 决定性变量：DDR5 大容量 RDIMM（128GB/256GB）的价格。 若 128GB RDIMM 价格持续下降，CXL 扩容的市场空间被直接挤压。

第二层：内存池化 —— 见执行摘要 Q1 的 Pond 论文分析。7% DRAM 节省 / 3.5% 服务器成本下降是目前唯一权威的第一手量化结果【A】。这个收益率是否足以驱动超大规模云厂商改造整个机架架构、承担 Switch 成本、重写调度器——尚未有任何一家 CSP 用生产数据回答”是”。

第三层：跨主机一致性共享（CXL 3.x） —— 这是 CXL 最激动人心的部分，也是离商用最远的部分。需要同时满足：CPU 原生支持 CXL 3.x（2026–2027 才开始）+ 多层 Switch 芯片量产（无）+ Fabric Manager 软件栈成熟（无）+ 应用改造（无）。本报告认为 2030 年前，第三层不会成为一个有意义的收入池。 置信度：中高

2.3 一个容易被忽略的结构性威胁：Scale-up 互连的分叉

CXL 定位于”CPU 与设备/内存之间的一致性互连”。但 AI 集群中真正高价值的互连是 GPU 与 GPU 之间的 Scale-up 互连，而这个战场已经被非 CXL 方案占据：

方案主导者状态对 CXL 的影响
NVLink 5 / NVLink SwitchNVIDIA大规模量产（GB200/GB300 NVL72）1.8 TB/s，超过 PCIe Gen5 的 14 倍以上，在 NVIDIA 体系内完全替代 PCIe 作为 GPU 互连
NVLink FusionNVIDIA2025 起对外授权允许第三方 CPU/ASIC 接入 NVLink 生态，进一步扩大非 PCIe 域
UALinkAMD/Broadcom/Intel 等联盟规范发布，芯片未量产与 CXL 部分重叠，分流生态资源
Ultra EthernetUEC 联盟规范推进Scale-out 侧，与 InfiniBand 竞争

结论：CXL 的实际可服务市场（SAM）正在被 Scale-up 专有协议压缩到”CPU–内存扩展”这一相对狭窄的领域。 这是对”CXL 是继 HBM/GPU/网络之后下一个基础设施级赛道”这一命题最重要的反驳。置信度：中高

2.4 本章的反面证据（支持 CXL 的证据）

  1. CXL Consortium 成员数超过 250 家，包括所有主要 CPU、内存、云厂商——生态承诺是真实的。
  2. 若三星/SK 海力士/美光确已停止自研 CXL 控制器【C】，说明原厂认为该市场值得存在但不值得自研，利好第三方控制器厂商。
  3. NVIDIA Vera Rubin 平台被报道将支持 CXL【C】——若属实，是 CXL 进入 AI 主流架构的重要信号，这是未来 12 个月最值得跟踪的信号之一。

第三章 CXL 产业生态：谁真的准备好了？

3.1 CPU 侧支持地图【B】

厂商平台上市时间CXL 版本实际可用能力
IntelSapphire Rapids (4th Gen Xeon)2023CXL 1.1（部分 Type 3）内存扩容，功能受限
IntelEmerald Rapids2023CXL 1.1同上
IntelGranite Rapids / Sierra Forest2024–2025CXL 2.0支持内存扩容 + 部分池化
IntelDiamond Rapids2027（预期）CXL 3.x（预期）跨主机共享的前置
AMDGenoa (Zen 4)2022CXL 1.1+内存扩容
AMDTurin (Zen 5)2024CXL 2.0扩容 + 池化
AMDVenice (Zen 6)2026（预期）CXL 3.x（预期）—
ARM 阵营Grace / 各家自研2023–视实现而定NVIDIA Grace 侧以 NVLink-C2C 为主

关键判断：2026 年在产的主流服务器 CPU，其 CXL 能力上限是 2.0 级别的”扩容 + 独占式池化”，没有跨主机一致性共享。 因此任何声称”2026–2027 年 CXL Fabric 大规模部署”的预测，在 CPU 供给侧就不成立。置信度：高

3.2 内存原厂进度【B】

厂商产品规格状态（2026-08）
三星CMM-D 1.0 / 2.0CXL 2.0/3.0，最大 512GB，E3.S2.0 已向 40+ 客户送样
三星CMM-D（新一代）CXL 3.2（原计划 3.1），1TB，72 GB/s，PCIe 6.0目标 2026 年底量产（此前从 2025Q4 推迟）
三星CMM-B / CMM-H内存盒 / 混合 CXL-闪存概念/早期验证
SK 海力士CMM-DDR5 (1st gen)CXL 2.0，96GB/128GB已有产品，出货规模未披露
SK 海力士CMM-DDR5 (2nd gen)CXL 3.2送样，无量产时间表
SK 海力士附带 IMTE 架构近内存处理宣称推理效率 +35.7%（厂商口径【C】）
美光CZ120CXL 2.0，128/256GB，E3.S已发布，2024 起送样

注意：以上没有任何一家披露了 CXL 内存模组的实际出货量或收入。 这是判断该市场规模的最大盲区。任何 CXL 内存市场规模数字，本质上都是自下而上的推测。

3.3 操作系统与软件栈

Linux 内核自 5.x 起逐步加入 CXL 驱动（cxl_core / cxl_pci / DAX），内存分层（memory tiering，NUMA balancing + demotion/promotion）在 6.x 内核持续演进。但将 CXL 内存作为”透明的、由内核自动分层管理的二级内存”这一能力，在企业级发行版（RHEL/SLES）中的生产就绪程度仍然有限。Windows Server 与 VMware ESXi 的 CXL 内存分层支持时间表未见明确的公开路线图。

本报告的诚实说明： 关于 OS 侧 CXL 支持的精确版本对应关系与企业发行版 GA 时间，未能检索到足够权威的一手来源，此处标注为”未验证”，不构成结论。

3.4 CSP 采用情况——最关键的一节

CSP公开可查的 CXL 动作是否 GA证据级
Microsoft AzurePond 论文（ASPLOS’23）；M 系列 VM 使用 Astera Leo CXL 内存控制器（2025-11-18 公布）private preview，非 GA【A/B】
Google Cloud参与 CXL Consortium；无公开生产部署披露否—
AWS自研 Nitro/Graviton 路线；无 CXL 生产部署披露否—
Meta早期发表 CXL 内存分层研究（TPP 等）研究阶段【B】
阿里云/腾讯云/字节有 CXL 相关技术分享无生产规模披露【C】

结论：截至 2026 年 8 月，全球没有一家超大规模云厂商公开确认了 CXL 内存的 GA（正式商用）级大规模部署。 这是本报告对 CXL 商业化最重要的判断依据。置信度：高

第四章 澜起基本盘：内存接口芯片的双寡头地位

4.1 财务历史与最新进展【A】

项目（亿元人民币）2024A2025AYoY2026Q12026H1YoY
营业收入36.3954.56+49.94%14.6133.35+26.6%
— 互连类芯片33.5051.39+53.43%14.1731.11+26.4%
— 津逮服务器平台约 2.793.08+10.2%———
互连类占比92.1%94.18%—97.0%93.3%—
归母净利润14.1222.36+58.35%8.4719.00–21.00+63.9%~81.2%
扣非归母净利润12.4920.22+61.95%6.0412.50–14.50+14.5%~32.9%
互连类毛利率—65.57%————
整体毛利率—约 62%—69.79%未披露—

2026Q2 单季（由 H1 与 Q1 反算，【D】）： 营收 18.74 亿元（环比 +28.3%），互连类 16.94 亿元（同比 +28.2%，环比 +19.5%），归母净利 10.53–12.53 亿元。单季营收与净利均创历史新高。

4.2 一个必须指出的利润质量问题

2026H1 归母净利润增速（+63.9%~81.2%）远高于扣非增速（+14.5%~32.9%）。 差额来自公允价值变动收益与投资收益等非经常性损益。按中值测算：

2026H1 非经常性损益 ≈ 归母中值 20.0 − 扣非中值 13.5 = 6.5 亿元
占归母净利润比重 ≈ 32.5%

（【D】，基于公司预告区间中值）

含义：三分之一的表观利润来自非经营性来源，这部分收益不可持续、不应给予与主业相同的估值倍数。 同时，扣非口径受大额股份支付费用摊销压制（剔除股份支付后归母净利增速为 +56.1%~71.1%），因此“剔除股份支付后的归母净利”是比扣非更能反映主业的口径，但它同样包含了投资收益。

本报告在估值中采用的口径：以扣非净利润为主业锚，非经常性收益单独列示、不给成长溢价。 置信度：高

4.3 产品数据库【A/C 混合】

产品代际单机/单条用量大致 ASP市占率主要客户毛利率
DDR4 RCDDDR41/RDIMM低（价格已充分竞争）全球前二三星/SK/美光中
DDR4 DBDDR49/LRDIMM低全球前二同上中
DDR5 RCD（01–06 子代）DDR51/RDIMM子代越新越高全球前二同上高
DDR5 DBDDR510/LRDIMM—全球前二同上高
MRCDDDR5 MRDIMM1/MRDIMM高于 RCD领先同上高
MDBDDR5 MRDIMM10/MRDIMM—领先同上高
CKDDDR5 客户端 CUDIMM/CSODIMM1/模组低（消费级）首发厂商之一模组厂中
SPD/TS/PMICDDR5 配套各 1/模组低参与模组厂中
PCIe 5.0 Retimer—视架构而定中高追赶者服务器 OEM/ODM高
CXL 2.0 MXC—1/CXL 模组中高少数供应商之一内存原厂/OEM—

说明：ASP 与市占率的精确数值，公司未按料号披露，第三方数据分歧较大。本报告不引用任何单一来源的精确 ASP 数字作为事实。【C】

4.4 澜起真正的护城河在哪（承接第五章）

内存接口芯片的准入门槛不是”能不能设计出来”，而是“能不能进入三星/SK 海力士/美光的合格供应商清单，并在 JEDEC 标准制定中占据席位”。这条护城河的具体构成见第五章。

4.5 本章的反面证据

  1. 韩国收入占比过半（FY2025 约 29.3 亿元 / 4.33 亿美元），一旦韩国刑事调查导致客户关系受损或产生罚款，冲击是系统性的。【B】
  2. 津逮服务器平台业务持续萎缩，2025 年仅 3.08 亿元且增速仅 +10.2%，这块业务本质上已失去战略意义。
  3. 利润质量问题（4.2 节）。
  4. DDR5 已进入渗透率中后段，未来内存接口收入增长将更多依赖单价（子代迭代）而非渗透率，增速中枢下移是必然的。

第五章 澜起的护城河：为什么这个生意能有 65%+ 毛利率

5.1 护城河的五个层次

层次一：JEDEC 标准席位。 内存接口芯片必须严格符合 JEDEC 规范（如 JESD82-542 DDR5MRCD02、JESD82-552 DDR5MDB02、JESD82-531 DDR5CKD01）。参与标准制定意味着能提前 1–2 年启动设计。全球有能力做到这一点的公司只有三家：澜起、瑞萨（收购 IDT）、Rambus。

层次二：原厂认证周期。 一颗新子代 RCD 需要与三星/SK 海力士/美光的 DRAM 颗粒、与 Intel/AMD 的内存控制器做联合验证，周期以年计。新进入者即使流片成功，也要排队等待认证窗口。

层次三：三方联合认证的”锁定效应”。 RCD 位于 CPU 内存控制器与 DRAM 颗粒之间，任何信号完整性问题都可能被归因给接口芯片。这使得客户极度厌恶更换供应商。

层次四：子代迭代的复利。 DDR5 RCD 从 01 到 06 子代，每次迭代速率提升（4800 → 8800 MT/s 及以上），已有供应商凭借前代量产数据获得先发优势。这是一个”赢家持续赢”的结构。

层次五：料号的横向扩张。 从 RCD 出发，向 DB、SPD、TS、PMIC、MRCD、MDB、CKD 扩张——每一个新料号都复用同一套客户关系与认证通道。这是澜起过去五年最成功的战略，也是其”第二增长曲线”中真正扎实的部分。

5.2 这条护城河在 Retimer / Switch 领域是否成立？——不成立

维度内存接口（RCD/DB/MRCD/MDB/CKD）PCIe Retimer / Switch
客户三星/SK/美光（3 家，澜起已深度绑定）服务器 OEM/ODM、CSP、NVIDIA/AMD 等（分散且澜起无历史关系）
认证壁垒极高（DRAM 原厂 + CPU 双认证）中（PCI-SIG 合规 + 客户系统验证）
竞争格局3 家（澜起/瑞萨/Rambus）Astera、Broadcom、Marvell、Microchip、Parade、Montage 等 6+ 家
澜起地位并列第一追赶者
标准话语权有 JEDEC 席位PCI-SIG 中影响力有限
毛利率65%+需要靠规模，且面对更强对手

结论：澜起的护城河是”内存接口”护城河，不是”高速互连”护城河。把前者的估值溢价套用到后者上，是当前市场定价中最值得质疑的一点。 置信度：高

第六章 PCIe / CXL Retimer：故事最好听，验证最困难

6.1 Retimer 解决什么问题

PCIe 每一代速率翻倍带来的物理问题是信道损耗（insertion loss）。铜介质中的可用走线距离随速率快速缩短：

PCIe 代际速率编码典型可用铜走线长度（【C】，随 PCB 材料变化）
Gen 416 GT/sNRZ约 8 英寸
Gen 532 GT/sNRZ约 6 英寸
Gen 664 GT/sPAM4< 4 英寸
Gen 7128 GT/sPAM4更短

Retimer 是一个完整的协议感知中继器：它恢复时钟、重新采样数据、消除累积抖动，相当于把链路”重新开始计算”预算。与之相对，Redriver 只是模拟放大，不消除抖动。在 Gen5 及以上，Redriver 基本退出高性能服务器主链路。

结论：Retimer 的需求是物理定律驱动的，方向确定性极高。 问题在于——用在哪里、用多少颗、谁的份额。

6.2 十三问：澜起 PCIe/CXL Retimer 的真实状态

#问题回答证据级
1解决什么问题PCIe 5.0/6.0 长距离信号完整性【A】
2客户为什么需要主板走线超过损耗预算时的唯一方案（除非改用线缆/光）【A】
3竞争对手Astera Labs（Aries 系列，绝对领先）、Broadcom、Marvell、Microchip、Parade、Texas Instruments【B】
4澜起的优势与内存接口共用高速 SerDes IP 与客户渠道；国产供应链安全需求【C】
5是否流片PCIe 5.0 是；PCIe 6.x 已有产品；PCIe 7.0 计划 2026 年工程样片流片【A】
6是否送样PCIe 5.0 早已过；PCIe 6.x 送样中【A】
7是否通过客户验证PCIe 5.0 是【A】
8是否量产PCIe 5.0 Retimer 已量产出货；PCIe 6.x 处于”产业导入期”（董事长杨崇和口径）【A】
9是否有公开订单无公开的具名客户订单披露—
10单台服务器用量见 6.3 节分析（争议极大）【C/D】
11ASP公司未披露；行业口径 PCIe5 Retimer 数十美元量级【C】
12可能毛利率高（高速 SerDes 类产品普遍 60%+）【D】
132027/2028/2030 TAM见第十三章 TAM 模型 3【D】

6.3 单机用量的真实验证 —— 本报告最重要的一次”证伪”

市场流行的说法： “一台 AI 服务器需要 8–16 颗甚至更多 Retimer，AI 服务器出货量高增长 → Retimer 市场爆发。”

本报告的核查结论：这个说法在 NVIDIA 主流架构下是错误的。

关键事实【B】：

  1. GB200/GB300 的 Bianca 主板将 2 颗 Blackwell GPU 与 1 颗 Grace CPU 集成在同一块 PCB 上。 由于物理距离极短，插入损耗在预算之内，NVIDIA 参考设计中 CPU 与 GPU 之间不需要 Retimer，也不需要 PCIe Switch。
  2. GPU 与 GPU 之间走 NVLink 5（1.8 TB/s），不走 PCIe。 NVLink Switch 是 NVIDIA 自研 ASIC，不是第三方 PCIe Switch 市场。
  3. 因此，在 NVL72 机架中，PCIe Retimer 的用量集中在外围：NIC（ConnectX-8/BlueField）连接、NVMe 存储、管理网络、以及机架内 PCIe 线缆（AEC/有源铜缆内置 Retimer）。

真正的 Retimer 用量池在哪里？

  • 非 NVIDIA 的自研 AI 芯片平台（如 Amazon Trainium 2）——这类平台使用标准 PCIe 拓扑，Retimer 用量显著更高。【B】
  • 通用 x86 服务器的 GPU/NIC/NVMe 扩展链路。
  • PCIe 线缆化趋势（从 PCB 走线转向线缆，线缆两端需 Retimer）。

关键缺口（必须诚实说明）： 本报告未能找到任何公开的、组件级的 NVL72 或主流 AI 服务器整机 BOM 拆解，能够给出每机架/每台服务器的精确 Retimer 颗数。 所有流传的”单机 8/16/30 颗”数字均无法追溯到一手拆解报告。因此本报告在 TAM 模型中对单机用量采用宽区间敏感性分析，而不给单点数字。 【D】

这直接意味着：任何基于”单机 N 颗 Retimer”推出的 TAM 数字（包括券商报告中的）都应被视为【C/D】级，而非事实。

6.4 本章的反面证据（支持 Retimer 的证据）

  1. Astera Labs 的业绩本身就是最强证据：2026Q2 营收 3.924 亿美元（+104% YoY），其中 Aries（Retimer）产品线创纪录。【A】这证明 Retimer 市场是真实且高速增长的——只是澜起不是主要受益者。
  2. PCIe 6.0 服务器 CPU（Diamond Rapids / Venice）上量后，Retimer 的必要性会因 PAM4 的更短触及距离而结构性提升。
  3. PCIe 线缆化（如 OCP 的 PCIe over cable）会带来新的 Retimer 需求池。

置信度：Retimer 市场增长（高）；澜起在其中的份额（低）

第七章 MRDIMM / MRCD / MDB：澜起最扎实的第二曲线

7.1 MRDIMM 是什么，为什么它比 CXL 更重要

MRDIMM（Multiplexed Rank DIMM）通过在模组上复用两个 rank 并由 MDB（Multiplexed Data Buffer）在数据通路上做 2:1 多路复用，使模组对外呈现的有效数据率翻倍，同时 DRAM 颗粒仍工作在原速率。

维度DDR5 RDIMMDDR5 MRDIMMDDR6（预期）
接口芯片RCD ×1MRCD ×1 + MDB ×10RCD/DB 架构待定
有效速率4800–8800 MT/s8800–12800 MT/s（对外）更高
容量标准支持更大容量（双 rank 复用）—
延迟基准略高于 RDIMM，远低于 CXL—
软件改造无无无
澜起料号数111 颗/模组待定

这是本报告认为最被低估的一点：MRDIMM 把澜起的单模组料号数从 1 颗（RCD）提升到 11 颗（MRCD + 10× MDB）。 即使 MRDIMM 只在高端 AI/HPC 服务器中渗透，其对澜起单模组价值量的提升也是数量级的。

并且：MRDIMM 是对 CXL 内存扩容需求的直接替代——它在不引入延迟惩罚、不需要软件改造的前提下，同时解决了带宽与容量问题。 从产业逻辑看，MRDIMM 越成功，CXL 内存扩容的市场空间越小。 而澜起在两条路上都有产品，这是一种天然对冲。

7.2 MRDIMM 是过渡方案还是长期平台？

本报告判断：MRDIMM 是 DDR5 世代的高端细分方案，能否延续到 DDR6 是核心不确定性。

  • 支持”长期平台”： JEDEC 已完成 MRCD/MDB 标准化（JESD82-542、JESD82-552），Intel Granite Rapids 已支持 MRDIMM，AI 推理对内存带宽的需求持续存在。
  • 支持”过渡方案”： DDR6 本身会大幅提升原生速率，若 DDR6 的速率提升足够，MRDIMM 的相对价值下降；此外 MRDIMM 成本显著高于 RDIMM（11 颗接口芯片 vs 1 颗），只能在对带宽极度敏感的场景成立。
  • DDR6 时间表： JEDEC 尚未发布正式 DDR6 规范，业界普遍预期首批产品在 2027–2028。本报告未能找到 JEDEC 官方的 DDR6 发布时间承诺，标注为”未验证”。

结论：MRDIMM 在 2026–2029 是澜起确定性最高的增量，2030 年后需重新评估。 置信度：中高

7.3 CKD：容易被忽略的稳定增量

CKD（Client Clock Driver，JESD82-531，器件 ID 0x0531）用于客户端 DDR5 模组。当模组速率达到或超过 6400 MT/s 时，CKD 成为事实上的必需品（Intel Z890/Arrow Lake 已原生支持 CUDIMM）。澜起是首批发布并试产 DDR5 CKD 的厂商之一，并已将支持速率从 7200 提升至 9200 MT/s。【B】

CKD 的市场模型（【D】，公式）：

CKD 需求量 = 客户端 DDR5 模组年出货量 × (速率 ≥6400 MT/s 的比例) × 1 颗/模组

核心敏感变量：AMD 平台对 CUDIMM/CSODIMM 的支持时间。 目前 Intel 已原生支持，AMD AM5 平台支持进度滞后，预计 2026 年内跟进。若 AMD 支持推迟，CKD 渗透曲线右移。

诚实说明：CKD 的 ASP、渗透率与 2026 年美元市场规模，公开来源中不存在权威数字。本报告在模型中将 CKD 与 SPD/TS/PMIC 合并为”其他内存配套”科目，不单独建模。

第八章 MXC / CXL Memory Controller：十二问

#问题回答证据级
1MXC 是什么CXL 内存扩展控制器，位于 CXL 链路与 DRAM 之间，把 DDR 内存挂到 CXL 总线上【A】
2澜起产品与阶段CXL 2.0 MXC：2023-01 起量产；CXL 3.1 M88MX6852：2025-09 送样；CXL 3.2 MXC：2026-07-31 试产【A】
3谁是客户内存原厂（做 CMM-D 类模组）、服务器 OEM、CXL 模组厂【B】
4竞争对手Astera Labs（Leo）、Marvell（Structera）、Microchip（SMC 系列）、SK 海力士/三星自研（据称已停止【C】）【B】
5澜起是否量产仅 CXL 2.0 版本量产，3.x 均未量产【A】
6是否有公开订单无具名客户订单披露—
7收入贡献公司未单独披露 MXC 收入，仅笼统计入”互连类芯片新产品”【A】
8单机用量1 颗/CXL 内存模组；单机模组数取决于配置（0–8）【D】
9ASP未披露—
10毛利率未披露，推测与其他互连类相近【D】
11最大风险CXL 内存模组本身的市场未被验证（见第三章），控制器是模组的从属市场【B】
122030 TAM见第十三章模型 5：Bear 0.8 / Base 5.2 / Bull 16 亿美元。按澜起 15% 份额，2030 年贡献收入约 5.6 亿元，占其总收入 3.5%【D】

核心判断：MXC 是”期权”而非”业务”。 本报告修正 TAM 后，这个结论从”定性判断”变成了”算术结果”：即便 CXL 内存控制器完全按 Base 情形兑现，它在 2030 年也只占澜起收入的 3.5%、占其归母净利的约 3%。换言之，一个投资者不可能靠”澜起会做 CXL”这个理由来证明当前 67 倍 2026E PE 的合理性——数字上不够。 它的价值不在于 2026–2028 的收入，而在于：若 CXL 池化在 2029–2030 真的起量，澜起已经在牌桌上。但期权的价值不应按业务估值。 置信度：高

必须警惕的表述陷阱： 公司公告中的”试产”（trial production）不等于量产。市场对 2026-07-31 CXL 3.2 MXC 试产公告的解读若按”量产”计价，即为定价错误。

第九章 PCIe / CXL Switch：澜起尚未入场的战场

9.1 战场现状

玩家产品状态关键事实
Astera LabsScorpio X 系列（320-lane fabric switch）已量产爬坡管理层称 2026Q3 将成为公司最大产品线，Q3 指引 5.40–5.60 亿美元
BroadcomPEX 系列 PCIe Switch长期量产传统霸主
MicrochipSwitchtec量产存储/企业级为主
MarvellStructera（CXL）产品发布CXL 侧
XConnCXL Switch有产品少数专注 CXL Switch 的公司
澜起PCIe Switch计划 2026 年工程样片流片尚无产品

这是澜起与 Astera Labs 差距最大的领域。 Astera 的 Scorpio 从产品发布到成为最大收入来源只用了约两年，而澜起在 2026 年才计划流片工程样片——保守估计澜起的 Switch 产品要到 2028 年才可能贡献有意义的收入。

9.2 Switch TAM 的自下而上构建（【D】，公式）

PCIe Switch TAM = AI 服务器年出货量 × 单机 Switch 颗数 × ASP

本报告在第十三章给出完整测算。但必须先说明两个结构性削减因素：

  1. NVIDIA 主流架构（GB200/GB300）在 CPU–GPU 之间不使用 PCIe Switch（见 6.3 节）。
  2. NVLink Switch 是 NVIDIA 自研，不进入第三方市场。

因此 PCIe Switch 的可服务市场主要是：非 NVIDIA AI 平台（AWS Trainium、Google TPU 周边、AMD MI 系列平台）、通用服务器的 NVMe/GPU 扩展、以及 Astera 所定义的”AI fabric switch”新品类。Astera 的 Scorpio X 之所以能起量，正是因为它切入了 head-node 到 GPU 的连接以及非 NVIDIA 加速器平台的 scale-up fabric。

9.3 CXL Switch

CXL Switch 在 2026 年基本没有商业市场。 原因链条清晰：CXL 2.0 单层 Switch 需要 CPU 支持 + 生产级软件栈 + 经济性证明，三者当前均不具备；CXL 3.0 多层 Fabric 需要 2027+ 的 CPU。澜起未公开 CXL Switch 产品路线图。本报告在 TAM 模型中给 CXL Switch 2030 年一个很小的基数，并在 Bear 情形下给零。 置信度：中高

第十章 对标 Astera Labs：澜起能成为”中国的 Astera Labs”吗？

10.1 两家公司的硬对比

维度澜起科技（688008.SH / 6809.HK）Astera Labs（ALAB.O）
2025 全年营收54.56 亿元人民币（约 7.6 亿美元）约 9.1 亿美元（2025 财年，【C】）
2026Q2 营收18.74 亿元（约 2.6 亿美元）3.924 亿美元（+104% YoY）
2026Q3 指引未给指引5.40–5.60 亿美元
非 GAAP 毛利率互连类 65.6%（2025A）约 72%
市值约 2,481 亿元人民币（约 345 亿美元）约 620 亿美元
TTM PE约 111×（2025A 归母口径）约 244×
前瞻 P/S约 3.5×（2026E 营收 70.9 亿【D】）约 20.8×
核心产品内存接口芯片（RCD/DB/MRCD/MDB/CKD）Retimer（Aries）+ Fabric Switch（Scorpio）+ CXL 控制器（Leo）+ 智能线缆（Taurus）
主要客户三星 / SK 海力士 / 美光超大规模云厂商（高度集中）
增长引擎DDR5 子代迭代 + MRDIMM 新料号Scorpio X 320-lane fabric switch 量产爬坡
该公司有对方的主营业务吗Astera 没有内存接口业务澜起没有量产的 Switch 业务

（Astera 市值/估值数据来源见文末链接，截至 2026 年 8 月上旬；澜起市值为本报告采用的近似值，读者应以实时行情核对）

10.2 结论：这个类比不成立，但方向上有部分重叠

为什么不成立：

  1. 产品结构几乎不重叠。 澜起 93%+ 的收入来自内存接口芯片，Astera 在这个市场没有产品。反之，Astera 的收入引擎（Retimer + Fabric Switch）在澜起收入中占比很小且 Switch 为零。
  2. 客户结构完全不同。 澜起卖给三家内存原厂；Astera 直接卖给超大规模云厂商与 AI 芯片公司。
  3. 增长的驱动力不同。 澜起是 DDR5 周期 + 料号扩张；Astera 是 AI 加速器出货量 + 单机互连价值量。
  4. 估值锚不同。 市场给 Astera 20.8× 前瞻 P/S，给澜起约 3.5×——这个巨大的差距本身说明市场并没有把澜起当作 Astera 定价（这一点与”澜起估值已充分反映 AI 叙事”的说法形成有意思的张力，见 10.3）。

为什么方向上有重叠： 两家公司都在押注”数据中心内的连接价值量在上升”这一长期趋势，且都试图从单一产品扩展为多产品互连平台。澜起的扩张路径是”内存接口 → 内存互连 → 通用互连”，Astera 是”通用互连 → 内存互连”。两家在 CXL 内存控制器（Leo vs MXC）上正面相遇。

10.3 一个必须澄清的估值悖论

本报告在执行摘要中说”澜起估值已充分反映增长”，同时又指出”澜起 P/S 只有 Astera 的 1/6″。这两句话都对，原因是：

  • P/S 差异反映的是增长率与毛利率差异：Astera 2026Q3 环比 +38%，同比 +100%+；澜起 2026H1 同比 +26.6%。
  • PE 口径下差距缩小：澜起 2026E PE 约 67×，Astera TTM PE 244×，前瞻 PE 也显著高于澜起。
  • 真正的问题不是”澜起比 Astera 便宜”，而是”澜起 59× 的 2026E PE 相对于其自身 20–25% 的收入增速是否合理”。 PEG 约 2.4–2.9×（【D】：59 ÷ 22 ≈ 2.7），偏高。

结论：澜起相对 Astera 便宜，但相对自身增速不便宜。 置信度：中高

第十一章 对标 Broadcom / Marvell / 瑞萨 / Rambus / Microchip

11.1 竞争力评分矩阵（1–10 分，【D】本报告主观评分）

维度澜起AsteraBroadcomMarvell瑞萨RambusMicrochip
内存接口芯片地位10000970
PCIe Retimer 竞争力51086236
PCIe/CXL Switch 竞争力2996117
CXL 内存控制器7837366
高速 SerDes IP 深度79109586
客户关系（内存原厂）10233973
客户关系（CSP/AI 芯片）310108335
财务实力/研发投入规模56108746
供应链与地缘风险抗性4788768
合计（满分 90）53616155464547

读法： 澜起的分布极度不均衡——在”内存接口 + 内存原厂关系”两项拿满分，在”Switch + CSP 关系”两项接近垫底。这正是本报告的核心论点：澜起是一家极其优秀的内存接口公司，不是一家有竞争力的通用互连公司。

11.2 各家的关键定性判断

  • Broadcom：PCIe Switch 传统霸主，SerDes 能力最强，且深度参与超大规模云厂商的定制 ASIC（XPU）。Broadcom 管理层历史上对 CXL 的商业前景表达过明确的保留态度【C】，这本身是重要的行业信号——当拥有最完整互连产品线的公司对 CXL 不热情时，值得警惕。
  • Marvell：Structera CXL 产品线 + 定制 ASIC 业务，在 CXL 上比 Broadcom 积极。
  • 瑞萨（Renesas/IDT）：澜起在内存接口的直接对手，同样卷入韩国刑事调查。
  • Rambus：内存接口 + IP 授权双模式，同样卷入韩国刑事调查。三家被查公司恰好是内存接口的三家主要供应商——这本身印证了该市场的高度集中（也正是监管关注的原因）。
  • Microchip：Switchtec PCIe Switch + CXL 控制器，在企业级/存储市场稳固。

第十二章 CSP / ODM / 内存厂商的真实采用情况

12.1 汇总判断表

环节是否已有”生产级、规模化”的 CXL 部署关键证据
超大规模云厂商否（Azure M 系列为 private preview）【A/B】
服务器 OEM（Dell/HPE/联想/超微）支持 CXL 内存扩展的机型存在，但未见出货量披露【C】
ODM（广达/纬创/英业达等）未见 CXL 专项产线披露—
内存原厂三星 40+ 客户送样；SK 海力士送样；美光已发布——均无出货量/收入披露【B】
CXL 控制器厂商Astera 不单独披露 Leo 收入；澜起不单独披露 MXC 收入【A】

“两家上市的 CXL 控制器龙头都不单独披露 CXL 收入”——这本身就是关于该市场规模最有力的信息。 若 CXL 收入已具规模，披露它对股价是正面的；不披露的最合理解释是规模尚小。置信度：高

12.2 CXL 商业化时间线（本报告构建，不预设标签）

期间本报告给出的阶段判断依据
2024CXL 1.1/2.0 内存扩容产品可得，客户小规模评估三星/美光产品发布
2025首个超大规模云厂商公开采用（Azure + Astera Leo，private preview）；CXL 3.1 控制器送样【A/B】
2026CXL 3.2 控制器试产；三星 CXL 3.2 模组目标年底量产；仍无 CSP GA【A/B】
2027关键验证年：Diamond Rapids / Venice 上量，CXL 3.x 主机侧首次可用；若此时仍无 CSP GA，CXL 池化叙事需要重估【D】
2028若 2027 验证通过，进入首个规模化部署年【D】
2029–2030若前述条件满足，CXL Fabric/共享内存开始有意义的市场；否则 CXL 长期停留在”高端内存扩容”细分市场【D】

本报告拒绝使用”爆发年””元年”等标签，因为触发条件尚未满足。

第十三章 2026–2030 TAM：七个自下而上的模型

13.0 共同基础假设（【D】，全部可替换）

【假设 A】服务器整机年出货量
  2025: 1,350 万台   2026: 1,450 万台   2027: 1,540 万台
  2028: 1,620 万台   2029: 1,690 万台   2030: 1,760 万台
  依据：全球服务器出货量长期在 1,200–1,400 万台区间，AI 驱动下温和增长。
  ※ 说明：TrendForce 等机构公开发布的多为"增速"而非"绝对台数"，
     本报告采用行业长期公认的量级并标注为【D】假设，读者可替换。

【假设 B】AI 服务器年出货量（含 GPU/ASIC 加速服务器）
  2025: 165 万台   2026: 215 万台   2027: 270 万台
  2028: 320 万台   2029: 365 万台   2030: 400 万台

【假设 C】单台服务器 DIMM 槽位平均占用数
  2025: 14 条  → 2030: 18 条（AI 推理拉动主机内存容量）

【假设 D】汇率 USD/CNY = 7.15

13.1 模型 1：内存接口芯片（RCD/DB + SPD/TS/PMIC）

公式：
  RDIMM 模组年需求 = 服务器出货量 × 单机 DIMM 条数
  内存接口芯片市场 = RDIMM 模组数 × (RCD ASP + 配套芯片 ASP)
年份服务器（万台）DIMM/台模组（亿条）RCD+配套 ASP（美元）市场（亿美元）
20261,450152.188.518.5
20271,540162.469.523.4
20281,620172.7510.027.5
20301,760183.1710.533.3

ASP 上移逻辑： DDR5 子代迭代（RCD01→RCD06）+ 配套芯片（SPD/TS/PMIC）附加。
Bear/Base/Bull（2030）： 25 / 33 / 42 亿美元（ASP 与槽位数各 ±20%）

13.2 模型 2：MRDIMM（MRCD + MDB）

公式：
  MRDIMM 模组数 = 服务器出货量 × 单机 DIMM 条数 × MRDIMM 渗透率
  MRDIMM 接口市场 = MRDIMM 模组数 × (MRCD ASP + 10 × MDB ASP)
假设：MRCD ASP ≈ 15 美元，MDB ASP ≈ 3 美元 → 单模组约 45 美元【D】
年份模组总数（亿条）MRDIMM 渗透率MRDIMM 条数（万条）单模组价值（美元）市场（亿美元）
20262.183%653452.9
20272.467%1,724457.8
20282.7512%3,3054314.2
20303.1718%5,7004022.8

Bear/Base/Bull（2030 渗透率）： 8% / 18% / 30% → 10 / 23 / 38 亿美元
核心敏感变量：DDR6 的到来时间与其原生速率。 若 DDR6 在 2028 上量且速率足够，MRDIMM 渗透率见顶。

13.3 模型 3：PCIe Retimer

公式：
  Retimer 市场 = Σ[各类服务器出货量 × 单机 Retimer 颗数 × ASP]
分三类：
  (a) NVIDIA 架构 AI 服务器：单机 Retimer 少（Bianca 板不需要 CPU-GPU Retimer）
  (b) 非 NVIDIA AI 平台（Trainium/TPU/MI）：单机 Retimer 多
  (c) 通用服务器：少量
ASP 假设：PCIe5 Retimer 25 美元，PCIe6 Retimer 45 美元【D】
年份AI 服务器（万台）加权单机颗数【D】ASP（美元）通用服务器贡献（亿美元）市场（亿美元）
20262156281.55.1
20272708342.09.3
202832010402.515.3
203040012453.525.1

⚠ 本模型置信度最低。 单机颗数缺乏一手 BOM 拆解支撑（见 6.3 节）。
敏感性（2030，单机颗数 6 / 12 / 20 颗）： 13 / 25 / 40 亿美元
交叉验证： Astera Labs 2026 年营收若按 Q3 指引年化约 22 亿美元（含 Retimer + Switch + CXL + 线缆），说明本模型的 Retimer 单项规模可能偏保守；但也说明该市场高度集中于 Astera。

13.4 模型 4：CXL Retimer

CXL Retimer 与 PCIe Retimer 物理层共用（CXL 跑在 PCIe PHY 上），
本报告认为不应作为独立市场重复计算，故并入模型 3。
2030 独立可归因规模：Bear 0 / Base 2 / Bull 5 亿美元

13.5 模型 5：CXL Memory Controller (MXC)

公式：
  CXL 模组年出货量 = AI 服务器 × AI侧渗透率 × 单机模组数
                   + 通用服务器 × 通用侧渗透率 × 单机模组数
  MXC 市场 = CXL 模组数 × MXC ASP
ASP 假设 = 150 美元【D】（PCIe 6.0 PHY + DDR5 控制器，复杂度接近中型 ASIC，
          远高于早期草稿误用的 60 美元）
年份AI 服务器×渗透×模组通用服务器×渗透×模组模组合计（万个）市场（亿美元）
2026215 × 1% × 2 = 4.31,450 × 0.5% × 2 = 14.518.80.28
2027270 × 3% × 2 = 16.21,540 × 1% × 2 = 30.847.00.70
2028320 × 7% × 3 = 67.21,620 × 2% × 2 = 64.8132.01.98
2030400 × 15% × 4 = 2401,760 × 3% × 2 = 105.6345.65.18

Bear/Base/Bull（2030）： 0.8 / 5.2 / 16.0 亿美元

⚠ 这个结果比市场叙事所暗示的规模小一个数量级，但它与可观测事实一致： Astera Labs 至今不单独披露 Leo（CXL 内存控制器）收入，说明其 CXL 收入尚不足以构成独立报告分部；若 2030 年全球 CXL 内存控制器市场为 5.2 亿美元，已相当于在当前基数上增长数倍。任何声称 CXL 控制器 2030 年市场达数十亿美元的预测，都需要先解释它与今天的实际收入基数如何衔接。
这是全报告中最不确定的模型。 因为分母（CXL 内存模组市场）本身没有任何已披露的实际出货数据（见 12.1）。

13.6 模型 6：PCIe Switch

公式：PCIe Switch 市场 = 可服务服务器数 × 单机 Switch 颗数 × ASP
关键削减：NVIDIA GB200/GB300 参考架构不使用第三方 PCIe Switch
ASP 假设：150 美元（大端口数 fabric switch 更高，可达 300+ 美元）【D】
年份可服务服务器（万台）单机颗数ASP（美元）市场（亿美元）
202613021503.9
20271752.51707.4
2028225319012.8
20303003.521022.1

Bear/Base/Bull（2030）： 11 / 22 / 40 亿美元
交叉验证：Astera 的 Scorpio 单产品线在 2026Q3 即成为其最大产品线，若年化超过 10 亿美元，说明本模型的 2026 年数字（3.9 亿）明显偏低。 这提示两种可能：(1) 本模型的可服务范围假设过窄；(2) Astera 的 Scorpio 定义了一个超出传统 PCIe Switch 的新品类（AI fabric switch），其 ASP 远高于 150 美元。本报告倾向于第 (2) 种解释，并据此在 Bull 情形中提高 ASP 至 400 美元。

13.7 模型 7：CXL Switch

CXL Switch 需要：CPU 支持 CXL 2.0+ Switch 拓扑 + 生产级 Fabric Manager + 经济性证明
三者在 2027 年前均不具备。
2028: Bear 0 / Base 1.0 / Bull 3 亿美元
2030: Bear 0 / Base 5 / Bull 15 亿美元

13.8 七个模型汇总（2030E，亿美元）

模型BearBaseBull澜起可及性
1. 内存接口253342高（约 40–45% 份额）
2. MRDIMM 接口102338高
3. PCIe Retimer132540低（<10%）
4. CXL Retimer（独立部分）025低
5. CXL Memory Controller0.85.216中（15–25%）
6. PCIe Switch112240极低（澜起 2028 前无产品）
7. CXL Switch0515极低
合计60115196—

关键读法：澜起可及性最高的两个模型（1+2）合计 Base 56 亿美元，占总盘子的 49%；而澜起可及性最低的模型（3+6+7）合计 Base 52 亿美元，占 45%。被市场谈论最多的 CXL 内存控制器（模型 5）在 Base 情形下 2030 年全球市场仅 5.2 亿美元，不到内存接口市场的六分之一。 这意味着：即使整个高速互连赛道按 Base 情形发展，澜起能吃到的部分也主要还是内存接口。

第十四章 澜起 2025A–2030E 收入与利润模型

14.1 模型主表（【D】，除 2025A 外全部为建模结果）

产品线（亿元人民币）2025A2026E2027E2028E2029E2030E
DDR4/DDR5 RCD+DB+SPD/TS/PMIC45.453.057.059.060.060.0
MRCD + MDB（MRDIMM）1.55.513.022.032.042.0
CKD（客户端）1.03.05.06.57.58.0
PCIe Retimer3.07.512.018.024.029.0
CXL MXC0.30.41.13.34.55.6
PCIe / CXL Switch0.00.01.04.08.013.0
津逮服务器平台3.11.81.51.21.00.8
其他0.30.30.40.50.60.6
营业收入合计54.671.591.0114.5137.6159.0
YoY+49.9%+31.0%+27.3%+25.8%+20.2%+15.6%
新产品合计（MRCD/MDB+CKD+Retimer+MXC+Switch）5.816.432.153.876.097.6
新产品占收入比10.6%22.9%35.3%47.0%55.2%61.4%
综合毛利率62.2%68.5%69.0%68.5%67.5%66.5%
期间费用率25.1%22.2%21.6%21.2%21.2%21.2%
营业利润率37.1%46.3%47.4%47.3%46.3%45.3%
扣非归母净利润20.229.338.247.956.463.7
非经常性损益（投资收益+公允价值）2.17.57.07.07.07.0
归母净利润22.336.845.254.963.470.7
归母净利率40.8%51.5%49.7%47.9%46.1%44.5%
对应 PE（按市值 2,481 亿元）111×67×55×45×39×35×

2025–2030 CAGR：收入 +23.8%，归母净利润 +26.0%。

交叉校验（重要）： 2026E 全年 71.5 亿元 − 2026H1 实际 33.35 亿元 = H2 38.1 亿元，环比 H1 +14.4%。相对于 2026Q2 环比 +28.3% 的实际动能，这是一个偏保守的假设，即模型的 2026 年存在向上修正空间。

⚠ 修正记录： 本表的早期版本因 CXL MXC 一行的单位换算错误（TAM 高估约 10 倍），曾给出 2030E 收入 168.4 亿元 / 归母 74.5 亿元。修正后 MXC 一行从 15.0 亿元降至 5.6 亿元，对应 2030E 收入下修至 159.0 亿元、归母下修至 70.7 亿元。这个修正本身就说明了一个问题：CXL 内存控制器在澜起的模型里从来不是一条能决定估值的线。

14.2 每一个预测数字的公式、假设与来源

（1）DDR4/DDR5 RCD+DB+配套（基本盘）

公式：本年收入 = 上年收入 × (1 + 服务器出货增速) × (1 + DDR5渗透率增量贡献) × (1 + 子代ASP提升)
2026E: 45.4 × 1.07（出货） × 1.05（渗透） × 1.04（子代ASP） = 53.0
2027E 起渗透率贡献衰减至 0，仅靠出货量与 ASP：57.0 → 59.0 → 60.0 → 60.0
  • 假设：DDR5 渗透率在 2027 年基本饱和；子代 ASP 提升在 2028 年后被价格竞争抵消。
  • 来源锚：2025A 互连类收入 51.39 亿元【A】，其中扣除 Retimer/MRCD/MDB/CKD/MXC 后倒推基本盘约 45.4 亿元【D】。
  • 风险：这条线在 2029–2030 已被建模为零增长。若 DDR6 提前到来并改变 RCD/DB 架构，可能出现负增长。

（2）MRCD + MDB

公式：收入 = 全球 MRDIMM 接口 TAM × 澜起份额
2027E: TAM $7.8亿 × 份额 23% × 7.15 = 12.8 ≈ 13.0 亿元
2030E: TAM $22.8亿 × 份额 26% × 7.15 = 42.4 ≈ 42.0 亿元
  • 假设：澜起在 MRDIMM 接口的份额略低于其在 RCD 的份额（因瑞萨已发布 16000 MT/s 套片，竞争激烈）。
  • 来源锚：公司确认一子代 MRCD/MDB 已全面量产，二子代（12800）自 2025Q4 起出货显著提升【A】。
  • 这是模型中确定性最高的增量。

（3）CKD

公式：收入 = 客户端 DDR5 模组数 × (≥6400MT/s 占比) × 1颗 × ASP × 澜起份额
由于缺乏权威的客户端模组绝对出货量与 CKD ASP 数据，本项采用"自上而下的合理规模"建模：
2026E 3.0 亿元 → 2030E 8.0 亿元，年复合 +28%
  • 诚实说明：这是本模型中数据支撑最弱的一项。 公开来源中不存在 CKD 的 ASP、渗透率与美元市场规模的权威数字。核心敏感变量：AMD 平台对 CUDIMM/CSODIMM 的支持时间。

（4）PCIe Retimer

公式：收入 = 全球 PCIe Retimer TAM × 澜起份额
2026E: TAM $5.1亿 × 份额 20% × 7.15 = 7.3 ≈ 7.5 亿元
2030E: TAM $25.1亿 × 份额 16% × 7.15 = 28.7 ≈ 29.0 亿元
  • 份额假设从 20% 降至 16%，反映 Astera Labs 的领先扩大。
  • 注意：若采用第三方”澜起 2024 年 PCIe Retimer 全球市占率 10.9%、位列第二”的口径【C】，则本模型的份额假设偏乐观。本报告对该口径存疑（该数字可能为出货颗数口径而非收入口径），故在 Bear 情形中将份额降至 8%。

（5）CXL MXC

公式：收入 = CXL 内存控制器 TAM × 澜起份额
2026E: TAM $0.28亿 × 份额 20% × 7.15 = 0.40 亿元
2028E: TAM $1.98亿 × 份额 23% × 7.15 = 3.26 ≈ 3.3 亿元
2030E: TAM $5.18亿 × 份额 15% × 7.15 = 5.56 ≈ 5.6 亿元
  • 假设：澜起凭借 CXL 3.2 MXC 首家试产的先发优势拿到较高份额，但随 Astera/Marvell 跟进而下降。
  • 前提条件：CXL 内存模组市场本身要成立（见第三章、第十二章的证伪分析）。Bear 情形下这一行接近归零。
  • ⚠ 本项是全模型中被下修幅度最大的一行（原 15.0 亿元 → 5.6 亿元）。原因是 13.5 的 TAM 修正。请注意：这意味着即便 CXL 内存控制器完全按 Base 情形兑现，它在 2030 年也只占澜起收入的 3.5%。市场关于”澜起 = CXL 概念股”的叙事，在自己的模型算术里就站不住。

（6）PCIe / CXL Switch

2026E = 0（澜起 2026 年仅计划工程样片流片）
2027E = 1.0（小批量）
2028E = 4.0（首年规模出货）
2030E = 13.0
公式：2030E = TAM $22.1亿（PCIe Switch Base）× 份额 8% × 7.15 = 12.6 ≈ 13.0
  • 这是模型中风险最高的一行。 澜起在 Switch 领域面对 Broadcom + Astera + Microchip 三强，且晚入场 2–3 年。Bear 情形下这一行 2030 年归零。

（7）毛利率

2025A 62.2%【A】 → 2026E 68.5%
依据：2026Q1 实际毛利率 69.79%【A】，互连类毛利率 71.5%【A】。
提升来源：(a) 高毛利子代 RCD 占比提升；(b) 低毛利津逮平台占比下降；
         (c) 内存涨价周期中接口芯片议价能力增强。
2028 年后小幅回落至 66.5%：假设反垄断调查后定价能力受约束 + 竞争加剧。

（8）非经常性损益

2026E 7.5 亿元：基于 2026Q1 实际投资收益+公允价值变动 2.33 亿元【A】年化并考虑波动。
2027E 起固定 7.0 亿元/年，不给增长。
※ 本报告在估值中对这部分不给成长溢价（见 14.3）。

14.3 敏感性分析：2030E 归母净利润

MRDIMM 渗透率 ↓ / Retimer 份额 →8%16%24%
8%53.6 亿61.2 亿67.2 亿
18%（Base）63.2 亿70.8 亿76.8 亿
30%70.8 亿78.4 亿84.4 亿

（对应的 MRCD/MDB 收入为 18 / 42 / 61 亿元，Retimer 收入为 10 / 29 / 44 亿元；其余各行固定为 Base 值）

关键洞察：MRDIMM 渗透率把 2030 年归母净利从 53.6 亿拉到 70.8 亿（+17.2 亿），Retimer 份额把它从 53.6 亿拉到 67.2 亿（+13.6 亿）。而 CXL MXC 的全部贡献（5.6 亿元收入 / 约 2.2 亿元利润）小于上述任何一个单维度的敏感区间。 这再次印证：澜起的核心变量是内存，不是 CXL。

第十五章 估值

15.1 相对估值

方法计算结果判断
PE（2025A）2,481 / 22.3111×极高
PE（2026E）2,481 / 36.867×高
PE（2027E）2,481 / 45.255×高
PE（2028E）2,481 / 54.945×偏高
PEG（2026E）67 ÷ 26.0（5年归母 CAGR）2.6×显著高于 1，偏贵
P/S（2026E）2,481 / 71.535×极高（Astera 前瞻 P/S 约 20.8×）
EV/EBITDA（2026E，【D】）(2,481−90) / (71.5×0.463 + 折旧摊销约 5)约 63×高

⚠ 注意 P/S 的口径陷阱： 澜起 P/S 35× 高于 Astera 的 20.8×，但澜起净利率（51%）远高于 Astera，因此 PE 口径下澜起（67×）反而低于 Astera（TTM 244×）。跨市场、跨盈利模式比较倍数时必须统一口径。本报告认为 PEG 是最公允的口径，而 PEG 2.6× 指向”不便宜”。

15.2 DCF（【D】，全部假设可替换）

三阶段模型：

  • 阶段一 2026–2030：采用 14.1 模型的归母净利润
  • 阶段二 2031–2035：增速 fade（15%→12%→10%→8%→6%）
  • 阶段三：永续增长 2.5%–3.0%
  • 自由现金流 = 归母净利润 × 85%（轻资产 Fabless，资本开支低）
  • 净现金约 90 亿元（【D】，需以最新资产负债表核对）
WACC \ 永续增长2.5%3.0%
9%1,125 亿元1,182 亿元
10%969 亿元1,008 亿元
11%851 亿元879 亿元

DCF 中枢约 950–1,180 亿元，仅为当前市值（约 2,481 亿元）的 38%–48%。

这个结论需要被正确理解，而不是简单地当作”股价高估 60%”：

  1. DCF 对高增长成长股天然保守，因为它把 2035 年后的增长压缩到永续 2.5%。
  2. 要让 DCF 等于当前市值，需要：WACC 降至约 7%，或 2031–2035 的增速维持在 20%+ 而非 fade，或 2030 年利润达到 Bull 情形的 107 亿元且此后仍不减速。
  3. 因此更准确的表述是：当前股价隐含的是”澜起在 2030 年后仍能维持 15%+ 长期增长”的假设，而这个假设的成立与否，取决于 CXL/Switch 这条尚未验证的曲线。而按本报告修正后的 TAM，CXL 内存控制器 2030 年全球市场仅约 5.2 亿美元——它在数学上不足以单独支撑这个假设；真正需要扛起长期增长的是 Retimer 与 PCIe Switch，而这两个战场澜起都不是领先者。

15.3 SOTP 分部估值（【D】）

以 2028E 为基准：

分部2028E 收入2028E 归母贡献【D】给予 PE价值（亿元）理由
内存接口基本盘（RCD/DB/配套）59.026.025×650双寡头、高确定性、但增速已放缓
MRDIMM 接口（MRCD/MDB）22.010.540×420高增长、澜起领先、确定性高
CKD6.52.530×75稳定增量
PCIe Retimer18.07.545×338高增长赛道但澜起为追赶者
CXL MXC3.31.350×65期权价值（TAM 修正后大幅缩小）
Switch4.01.050×50期权价值
津逮平台1.20—0已无战略价值
非经常性收益—7.010×70不可持续，低倍数
净现金———90
合计约 1,758 亿元

SOTP 结果（约 1,758 亿元）介于 DCF（约 950–1,180 亿）与当前市值（约 2,481 亿）之间。

15.4 三种方法的汇总

方法估值结果相对当前市值
DCF（WACC 10%, g 2.5%）969 亿元−61%
SOTP（2028E 基准）1,758 亿元−29%
PE 法（2028E × 45×，即维持当前倍数）2,481 亿元0%
Bull 情形（2030E 归母 107.2 亿 × 42×）4,502 亿元+81%

综合判断：当前估值处于”完全定价 Base 情形 + 部分定价 Bull 情形”的区间，安全边际低。 置信度：中

15.5 澜起 vs Astera Labs 的估值结论

“澜起能否成为中国的 Astera Labs”这个问题，在估值层面的答案是：不需要成为，也不太可能成为。

  • 不需要：澜起有 Astera 完全没有的内存接口双寡头业务，这块业务的确定性与现金流质量优于 Astera 的任何单一产品线。
  • 不太可能：Astera 的增长引擎是 Scorpio fabric switch，2026Q3 单季指引即达 5.4–5.6 亿美元；澜起的 Switch 在 2026 年还只是工程样片。这个差距在 2030 年前无法弥合。

投资者真正该问的是：”我买澜起，是在买一家 25% 增长的内存接口双寡头（合理 PE 25–35×），还是在买一个 AI 互连平台期权（PE 60×+）？” 当前价格显然是后者。

第十六章 Bull / Base / Bear 情景

16.1 三情景的关键假设差异

假设项BearBaseBull
DDR5 内存接口基本盘 203045 亿元（DDR6 提前+价格战）60 亿元72 亿元
MRDIMM 渗透率 20308%18%30%
MRCD/MDB 收入 203018 亿元42 亿元61 亿元
PCIe Retimer 澜起份额8%16%24%
Retimer 收入 203010 亿元29 亿元44 亿元
CXL 商业化长期停留在细分市场2028 起温和放量2028 起规模放量
MXC 收入 20301.5 亿元5.6 亿元8.9 亿元
Switch 收入 2030013 亿元24 亿元
CKD + 其他 20306.2 亿元9.4 亿元12.0 亿元
2030 期间费用率23.5%21.2%20.0%
2030 非经常性损益5.0 亿元7.0 亿元9.0 亿元
韩国刑事调查结果重罚 + 客户关系受损 + 定价能力下降罚款但业务延续从轻处理
2030 综合毛利率58%66.5%70%
给予 PE22×30×42×

16.2 结果

情景2030E 收入2030E 归母净利2030E EPS（【D】，按约 11.4 亿股）隐含市值相对当前年化回报（4.4 年）
Bear80.7 亿元29.6 亿元2.60 元652 亿元−74%−26.2%/年
Base159.0 亿元70.7 亿元6.21 元2,122 亿元−14%−3.5%/年
Bull221.9 亿元107.2 亿元9.40 元4,502 亿元+81%+14.5%/年

复算方法（三个情景完全同构，可自行替换任一假设）：

营业收入 = Σ(七条产品线)
营业利润 = 营业收入 × (综合毛利率 − 期间费用率)
扣非归母 = 营业利润 × 0.885      # 税与少数股东权益的合并折算系数，取自 2025A 实际
归母净利 = 扣非归母 + 非经常性损益
隐含市值 = 归母净利 × 给予 PE

（股本数为【D】近似值，需以最新股本核对；H 股发行后总股本已扩大）

16.3 概率加权

情景本报告主观概率【D】隐含市值加权
Bear25%652163
Base50%2,1221,061
Bull25%4,5021,126
概率加权期望市值约 2,350 亿元

期望值（约 2,350 亿）略低于当前市值（约 2,481 亿），隐含约 −5.3% 的 4.4 年期望回报。 即：在本报告的假设体系下，当前股价不存在超额回报空间；下行幅度（−74%）大于上行幅度（+81%）所提供的补偿——按 25%/50%/25% 的概率分布，这是一个轻度负期望的风险回报结构。 置信度：中

但请注意这个结论对概率分布极其敏感： 若把 Bull 概率提高到 40%、Bear 降到 15%，期望市值升至约 2,960 亿元（+19%）；若 Bull 降到 15%、Bear 升到 35%，期望市值降至约 1,965 亿元（−21%）。因此本报告不给出”买/卖”结论，而是给出第十八章的跟踪框架——真正决定结果的是那 10 个信号往哪个方向走，而不是今天的静态估值。

第十七章 风险与证伪清单

17.1 十四项具名风险

#风险类型严重度概率已发生的证据
1韩国刑事调查：首尔中央地方检察厅 2026-07-15 突袭澜起/瑞萨/Rambus，指控内存接口芯片价格串通法律/监管极高已发生【B】股价两日累计跌超 27%
2美国 DOJ 平行调查（2026 年 1 月启动）法律/监管高已发生【C】
3客户高度集中：三星/SK 海力士/美光三家；韩国收入占比 >50%（FY2025 约 29.3 亿元）经营高持续【B】
4CXL 商业化持续低于预期：无 CSP GA 部署，Pond 论文实测仅 7% DRAM 节省产业高进行中【A】
5NVLink / UALink 等 Scale-up 专有协议侵蚀 PCIe/CXL 的可服务市场产业高进行中【B】
6GB200/GB300 架构不需要 CPU-GPU 间 Retimer/Switch，削弱”AI 服务器 → Retimer 爆发”逻辑产业高已发生【B】
7Astera Labs 在 Switch/Retimer 上的领先持续扩大（Scorpio 2026Q3 成最大产品线）竞争高进行中【A】
8MRDIMM 被 DDR6 提前替代，MRCD/MDB 生命周期缩短技术中高未发生—
9DDR6 架构变化导致 RCD/DB 料号合并或功能内嵌 CPU/DRAM技术中高未发生—
10利润质量：2026H1 约 32.5% 的归母净利来自非经常性损益财务中已发生【A/D】
11估值风险：PEG 约 2.5×，DCF 中枢仅为当前市值 40–48%估值高当前【D】
12内存价格周期反转：内存涨价周期结束将同时压制出货量与议价能力周期中高未发生—
13地缘/出口管制：先进制程流片依赖境外代工，且客户在韩国/美国地缘中高持续—
14股东减持与解禁：H 股上市后股本扩大，需跟踪限售解禁节奏交易中需跟踪未验证

17.2 证伪清单：什么样的证据会推翻本报告的核心结论？

推翻”看空估值”结论的证据（应转向更乐观）：

  1. 任一超大规模云厂商（Azure/AWS/GCP/Meta）公开宣布 CXL 内存 GA 级、跨多区域的生产部署，并披露规模。
  2. 澜起在季报中单独披露 MXC 或 Switch 收入且占比超过 10%。
  3. 澜起 PCIe 6.x Retimer 拿到具名的头部客户/CSP 订单公告。
  4. 三星/SK 海力士/美光官方确认停止自研 CXL 控制器并与澜起签订长期供货协议。
  5. NVIDIA Vera Rubin 平台官方确认采用第三方 CXL 内存控制器。
  6. MRDIMM 渗透率在 2027 年即超过 15%（快于 Base 假设一年以上）。
  7. 韩国/美国调查以无实质处罚结案。

推翻”看好基本盘”结论的证据（应转向更悲观）：

  1. JEDEC 发布 DDR6 规范并显示 RCD/DB 架构被简化或功能内嵌。
  2. 三星/SK 海力士/美光中任一家引入第四家内存接口供应商或启动自研。
  3. 澜起互连类收入出现单季同比负增长。
  4. 韩国调查导致实质性罚款（超过年度净利 20%）或客户暂停采购。
  5. 内存接口芯片 ASP 出现连续两个季度下降。
  6. MRDIMM 渗透率在 2027 年底仍低于 5%。

第十八章 投资跟踪框架

18.1 投资监控 Dashboard

#监控指标当前值（2026-08）2027 目标2028 目标重要性数据来源
1互连类芯片季度收入同比增速+28.2%（2026Q2）≥25%≥20%★★★★★公司季报
2四款新产品收入占互连类比重19.0%（2026Q1）≥35%≥45%★★★★★公司季报/业绩说明会
3综合毛利率69.79%（2026Q1）≥68%≥67%★★★★☆公司季报
4扣非净利占归母净利比重约 67.5%（2026H1）≥80%≥85%★★★★☆公司季报（利润质量）
5MRDIMM 在服务器 DIMM 中的渗透率<5%（【D】估）≥7%≥12%★★★★★内存原厂财报/JEDEC/TrendForce
6PCIe 6.0 服务器 CPU 出货占比~0%≥10%≥30%★★★★☆Intel/AMD 财报与产品发布
7有 GA 级 CXL 内存部署的 CSP 数量0≥1≥2★★★★★CSP 官方文档/发布会
8CXL 内存模组年出货量无公开数据首次披露≥100 万条★★★★☆三星/SK/美光财报
9澜起 MXC + Switch 收入是否单独披露否是占比 ≥10%★★★★★公司季报
10Astera Labs 季度营收（竞争对标）$392.4M（2026Q2）——★★★★☆ALAB 财报
11韩国检方/美国 DOJ 调查进展调查中结案—★★★★★公司公告/韩美司法机关

18.2 未来 12 个月最值得跟踪的 10 个信号

信号 1：澜起 2026 年报是否单独披露 MXC / Retimer / Switch 收入

  • 数据来源：澜起 2026 年年度报告（预计 2027 年 3–4 月）
  • 观察方法：查看”主营业务分产品”附注是否新增拆分行
  • 若披露且合计占比 >15% → 第二增长曲线得到财务确认，可上修 Base 情形，估值支撑增强
  • 若仍笼统计入”互连类芯片” → 说明单项规模仍不足以单独列示，应下修新品收入假设

信号 2：韩国首尔中央地方检察厅调查的正式指控或结案

  • 数据来源：公司公告、韩国检方公开信息、A/H 股互动平台
  • 观察方法：跟踪是否进入起诉阶段、是否有罚金金额
  • 若无实质处罚结案 → 移除估值折价，Bear 概率从 25% 降至 15%
  • 若被处以超过年度净利 20% 的罚金或客户暂停采购 → 直接进入 Bear 情形

信号 3：三星 CMM-D（CXL 3.2）是否在 2026 年底如期量产

  • 数据来源：三星半导体官网新闻室、三星电子季度财报电话会
  • 观察方法：区分”量产（mass production）”与”送样/试产”的措辞
  • 若如期量产并披露客户 → CXL 内存市场首次获得供给侧确认，上修 MXC TAM
  • 若再次推迟（已从 2025Q4 推迟过一次） → CXL 商业化再延后一年，MXC 假设应整体右移

信号 4：是否有超大规模云厂商将 CXL 内存从 preview 转为 GA

  • 数据来源：Azure/AWS/GCP 的官方 VM 规格文档与发布博客
  • 观察方法：检索 Azure M 系列文档中 Leo/CXL 相关条目的状态标签
  • 若转为 GA 并扩展到多区域 → CXL 池化叙事获得首个生产验证，这是全报告最重要的单一信号
  • 若 12 个月后仍为 preview → 说明经济性未通过验证，应大幅下修 CXL 相关全部假设

信号 5：NVIDIA Vera Rubin 平台的 CXL 支持细节

  • 数据来源：NVIDIA GTC 发布会、Rubin 平台架构白皮书
  • 观察方法：确认是否支持 CXL Type 3 内存扩展、是否使用第三方控制器
  • 若原生支持且开放第三方控制器 → CXL 进入 AI 主流架构，MXC TAM 大幅上修
  • 若不支持或仅用自研方案 → CXL 在 AI 场景的空间被封死

信号 6：MRDIMM 二子代（12800 MT/s）的出货爬坡与三子代（16000）进度

  • 数据来源：澜起季度业绩说明会、Intel/AMD 平台支持公告、瑞萨产品发布
  • 观察方法：跟踪澜起是否披露 MRCD/MDB 出货量级；瑞萨已发布 16000 套片，观察澜起跟进速度
  • 若澜起三子代在 2026 年内完成工程研发并领先送样 → 维持份额假设
  • 若持续落后瑞萨一个身位 → 下修 MRDIMM 份额假设至 18–20%

信号 7：PCIe 6.0 服务器 CPU（Diamond Rapids / Venice）的上市时间与出货节奏

  • 数据来源：Intel/AMD 官方路线图与财报电话会
  • 观察方法：跟踪是否按期发布、初期出货占比
  • 若 2027 年顺利上量 → PCIe 6.x Retimer 需求启动，澜起”产业导入期”结束
  • 若推迟到 2028 → Retimer 收入曲线整体右移一年

信号 8：澜起 PCIe Switch 工程样片流片是否在 2026 年完成

  • 数据来源：公司公告、投资者关系活动记录表
  • 观察方法：区分”流片””回片点亮””送样””客户验证”四个阶段的措辞
  • 若 2026 年完成流片且 2027 年送样 → Switch 有望在 2028 贡献收入，维持 Base
  • 若推迟 → Switch 一行在 2030 年前应归零，Base 市值下修约 200 亿元

信号 9：Astera Labs 的 Scorpio 与 Leo 产品线披露口径变化

  • 数据来源：ALAB 季度财报与电话会
  • 观察方法：Astera 是否开始单独披露 Leo（CXL）收入
  • 若 Astera 开始单独披露 Leo 且规模可观 → CXL 控制器市场被验证，利好澜起 MXC
  • 若 Astera 持续不披露 → 印证 CXL 控制器市场仍然很小

信号 10：内存价格周期与三大原厂资本开支

  • 数据来源：TrendForce/DRAMeXchange 月度价格、三星/SK/美光季度资本开支指引
  • 观察方法：DDR5 合约价环比变化、原厂 capex 同比
  • 若涨价周期延续至 2027 → 澜起议价能力与出货量双升，毛利率假设可上修
  • 若价格见顶回落 → 澜起 2027 年收入增速与毛利率均应下修，这是最容易被忽视的周期风险

18.3 最终结论

澜起科技是不是中国半导体中最核心的”资源解耦”受益标的之一？
部分是，但受益路径与市场叙事不同。 澜起确实会从”AI 数据中心需要更多、更快的内存”中受益——但受益的载体是 DDR5 RDIMM / MRDIMM 的接口芯片，而不是 CXL 内存池化。它是”内存容量与带宽军备竞赛”的核心受益者，而不是”资源解耦”的核心受益者。 置信度：高

澜起是”DDR5 周期股”还是”AI 高速互连平台型芯片公司”？
截至 2026 年 8 月，财务上它仍是前者（93%+ 收入来自内存接口及其延伸），叙事上市场按后者定价。 转型是真实在发生的（MRCD/MDB/CKD 已量产，Retimer 已出货），但转型的目的地更可能是”内存互连平台公司“而非”通用高速互连平台公司”——因为它在 Switch 与 CSP 客户关系这两项上的劣势难以在 2030 年前扭转。 置信度：中高

最终一句话：

当前最值得验证的不是澜起能不能做 CXL，而是——在 NVLink / UALink 等专有 Scale-up 协议不断吞噬机架内互连价值、且 CXL 内存池化的经济性至今没有被任何一家超大规模云厂商用生产数据证实的前提下，澜起赖以支撑 67 倍 2026E PE 的”高速互连平台”叙事，究竟能否在内存接口之外找到第二个同样具备双寡头结构、同样具备 65%+ 毛利率、且客户真的愿意付费的料号；以及韩国刑事调查会不会在这个答案揭晓之前，先把这个故事的时间窗口关掉。

附录 A：本报告中标注为”未验证”的项目

以下项目本报告未能找到足够权威的一手来源，留空标注而非猜测：

  1. NVL72 / 主流 AI 服务器的组件级 BOM 拆解中 Retimer 的精确颗数
  2. CKD 的 ASP、渗透率与美元市场规模
  3. CXL 内存模组的实际出货量（三星/SK 海力士/美光均未披露）
  4. Windows Server 与 VMware ESXi 的 CXL 内存分层支持 GA 时间表
  5. 企业级 Linux 发行版（RHEL/SLES）CXL memory tiering 的生产就绪版本号
  6. JEDEC DDR6 规范的正式发布时间
  7. 澜起各料号的精确 ASP 与市占率（公司未按料号披露）
  8. 澜起最新股本、净现金与限售解禁时间表（模型中采用近似值）
  9. 澜起 2019–2023 年的完整历史财务序列
  10. 实测的 CXL 内存访问延迟数字（不同实现差异大，本报告仅引用 Pond 论文的 +222% 假设）

读者若能补充上述任一项的一手来源，本报告的相应模型应被更新。

附录 B：主要数据来源

公司一手来源

对标公司

说明： 本报告中标注【A】的公司事实来自上述公告与财报；标注【B】的产业事实（CXL 生态进度、GB200 架构、Pond 论文结论、韩国调查等）来自本研究过程中检索到的多来源交叉验证，因来源较多不逐条列出，关键结论均在正文中说明了来源类型与可信度。

本报告为独立研究分析，所有前瞻性数字均为建模结果而非预测承诺，不构成任何投资建议。数据截至 2026 年 8 月中旬，读者应以最新公告与行情核对。

为这篇文章评分
平均评分
0.0
共0位网友评分
0人
0人
0人
0人
0人
期待你的评分
© 版权声明
文章版权归作者所有，未经允许请勿转载。
THE END
未分类
喜欢就支持一下吧
点赞6 分享
ssh30的头像-易合云创
🌐 每日科技与财经新闻汇总-2026-08-14-易合云创
🌐 每日科技与财经新闻汇总-2026-08-14
🌐 每日科技与财经新闻汇总-2026-08-14
3天前 51
全球存储超级周期监控与投资决策简报 – 2026-08-14-易合云创
全球存储超级周期监控与投资决策简报 – 2026-08-14
全球存储超级周期监控与投资决策简报 – 2026-08-14
2天前 40
全球存储超级周期监控与投资决策简报 – 2026-08-16-易合云创
全球存储超级周期监控与投资决策简报 – 2026-08-16
全球存储超级周期监控与投资决策简报 – 2026-08-16
2小时前 37
每日科技与财经新闻汇总（2026-08-17 ）-易合云创
每日科技与财经新闻汇总（2026-08-17 ）
每日科技与财经新闻汇总（2026-08-17 ）
2小时前 28
全球生物科技创新药前沿信息早报-易合云创
全球生物科技创新药前沿信息早报
全球生物科技创新药前沿信息早报
4天前 26
每日科技与财经新闻汇总-易合云创
每日科技与财经新闻汇总
每日科技与财经新闻汇总
3天前 22
评论 抢沙发

请登录后发表评论

    暂无评论内容

默认头像

服务器状态

服务器运行时间 21天1小时9分钟
CPU [2核] 4.3%
物理内存 45.9%
总: 1.93 GB | 已用: 0.88 GB | 剩余: 0.22 GB
硬盘使用状况 14%
总: 49G | 已用: 6.0G | 剩余: 40G
↑上行 | ↓下行
27.32 KB/s / 11.44 KB/s
板块热点未分类投研复盘技术战法大盘推演个股挖掘